Utrustning för waferförtunning för bearbetning av safir-/SiC-/Si-wafers i 4–12 tum

1. Avancerad förpackning
• 3D-kretsar: Waferuttunning möjliggör vertikal stapling av logik-/minneschip (t.ex. HBM-stackar), vilket ger 10 gånger högre bandbredd och 50 % minskad strömförbrukning jämfört med 2,5D-lösningar. Utrustningen stöder hybridbonding och TSV-integration (Through-Silicon Via), vilket är avgörande för AI/ML-processorer som kräver <10 μm sammankopplingsdelning. Till exempel möjliggör 12-tums wafers som tunnas ut till 25 μm stapling av 8+ lager samtidigt som <1,5 % skevhet bibehålls, vilket är avgörande för LiDAR-system för fordon.

• Fan-Out-kapsling: Genom att minska wafertjockleken till 30 μm förkortas sammankopplingslängden med 50 %, vilket minimerar signalfördröjningen (<0,2 ps/mm) och möjliggör 0,4 mm ultratunna chiplets för mobila SoC:er. Processen utnyttjar spänningskompenserade slipningsalgoritmer för att förhindra skevhet (>50 μm TTV-kontroll), vilket säkerställer tillförlitlighet i högfrekventa RF-applikationer.

2. Kraftelektronik
• IGBT-moduler: Gallring till 50 μm minskar värmeresistansen till <0,5 °C/W, vilket gör att 1200 V SiC MOSFET kan arbeta vid 200 °C övergångstemperaturer. Vår utrustning använder flerstegsslipning (grov: 46 μm korn → fin: 4 μm korn) för att eliminera skador under ytan, vilket uppnår >10 000 cykler av termisk cyklingstillförlitlighet. Detta är avgörande för elbilsväxelriktare, där 10 μm tjocka SiC-wafers förbättrar switchhastigheten med 30 %.
• GaN-på-SiC-kraftförstärkare: Waferförtunning till 80 μm förbättrar elektronmobiliteten (μ > 2000 cm²/V·s) för 650V GaN HEMT:er, vilket minskar ledningsförluster med 18 %. Processen använder laserassisterad dicing för att förhindra sprickbildning under förtunningen, vilket uppnår <5 μm kantflisning för RF-effektförstärkare.

3. Optoelektronik
• GaN-på-SiC-lysdioder: 50 μm safirsubstrat förbättrar ljusutvinningseffektiviteten (LEE) till 85 % (jämfört med 65 % för 150 μm wafers) genom att minimera fotoninfångning. Vår utrustnings ultralåga TTV-kontroll (<0,3 μm) säkerställer enhetlig LED-emission över 12-tums wafers, vilket är avgörande för Micro-LED-skärmar som kräver en våglängdsuniformitet på <100 nm.
• Kiselfotonik: 25 μm tjocka kiselskivor möjliggör 3 dB/cm lägre utbredningsförlust i vågledare, vilket är avgörande för optiska sändtagare på 1,6 Tbps. Processen integrerar CMP-utjämning för att minska ytjämnheten till Ra <0,1 nm, vilket förbättrar kopplingseffektiviteten med 40 %.

4. MEMS-sensorer
• Accelerometrar: 25 μm kiselskivor uppnår ett signal-/brusförhållande (SNR) på >85 dB (jämfört med 75 dB för 50 μm skivor) genom att öka känsligheten för förskjutning i provmassa. Vårt dubbelaxliga slipningssystem kompenserar för spänningsgradienter, vilket säkerställer <0,5 % känslighetsdrift över -40 °C till 125 °C. Tillämpningar inkluderar detektering av bilolyckor och AR/VR-rörelsespårning.

• Trycksensorer: Gallring till 40 μm möjliggör mätområden på 0–300 bar med <0,1 % FS-hysteres. Genom att använda tillfällig bindning (glasbärare) undviker processen waferbrott under baksidesetsning, vilket uppnår en övertryckstolerans på <1 μm för industriella IoT-sensorer.

• Teknisk synergi: Vår utrustning för waferförtunning förenar mekanisk slipning, CMP och plasmaetsning för att hantera olika materialutmaningar (Si, SiC, safir). GaN-på-SiC kräver till exempel hybridslipning (diamantskivor + plasma) för att balansera hårdhet och termisk expansion, medan MEMS-sensorer kräver ytjämnheter på under 5 nm via CMP-polering.

• Branschpåverkan: Genom att möjliggöra tunnare, mer högpresterande wafers driver denna teknik innovationer inom AI-chip, 5G mmWave-moduler och flexibel elektronik, med TTV-toleranser <0,1 μm för vikbara skärmar och <0,5 μm för LiDAR-sensorer för fordon.